详情

博通发布3.5DXDSiP芯片封装:6000平方毫米庞然巨物

来源:快科技2024/12/10 8:36:1613698
导读
博通发布了全新打造的3.5D XDSiP封装平台,专门面向超高性能的AI、HPC处理器,最高支持6000平方毫米的芯片面积。
  12月8日消息,博通发布了全新打造的3.5D XDSiP封装平台,专门面向超高性能的AI、HPC处理器,最高支持6000平方毫米的芯片面积。
 
  这相当于大约八颗NVIDIA Blackwell架构的下一代旗舰芯片GB202,后者面积为744平方毫米。
 
  博通3.5D XDSiP使用了台积电的CoWoS-L封装技术,融合2.5D集成、3D封装,所以叫3.5D。
 
  它可以将3D堆栈芯片、网络与I/O芯粒、HBM内存整合在一起,构成系统级封装(SiP),最大中介层面积4719平方毫米,大约相当于光罩面积的5.5倍,还可以封装最多12颗HBM3或者HBM4高带宽内存芯片。
 
  为了达成最高性能,博通建议分别设计不同的计算芯粒,然后采用F2F面对面的方法,借助混合铜键合(HCB),将不同的芯粒堆叠在一起。
 
  其中的关键在于使用无凸起HCB将上层Die与底层Die堆叠在一起,不再需要TSV硅通孔。
 
  这么做的好处非常多:信号连接数量增加大约7倍,信号走线更短,互连功耗降低最多90%,最大化降低延迟,堆叠更加灵活。
 
  博通计划利用3.5D XDSiP封装为Google、Meta、OpenAI等设计定制化的AI/HPC处理器、ASIC芯片,并提供丰富的IP,包括HBM PHY、PCIe、GbE甚至是全套芯粒方案、硅光子技术。
 
  这样一来,客户可以专心设计其处理器的最核心部分,即处理单元架构,无需考虑外围IP和封装。
 
  博通预计首款产品将在2026年推出。

版权与免责声明:凡本网注明“来源:兴旺宝”的所有作品,均为浙江兴旺宝明通网络有限公司-兴旺宝合法拥有版 权或有权使用的作品,未经本网授权不得转载、摘编或利用其它方式使用上述作品。已经本网授权使用作品的,应在授权范围内使用,并注明“来源:兴旺宝”。违反上述声明者,本网将追究其相关法律责任。 本网转载并注明自其它来源(非兴旺宝)的作品,目的在于传递更多信息,并不代表本网赞同其观点或和对其真实性负责,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品第一来源,并自负版权等法律责任。 如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。

展开全部
热门评论
相关新闻