详情

Intel制程工艺4大突破：封装吞吐量提升100倍

来源：快科技2024/12/10 8:36:1713027
导读
Intel正在持续推进四年五个工艺节点的计划，计划到2030年在单个芯片上封装1万亿个晶体管，因此先进的晶体管技术、缩微技术、互连技术、封装技术都至关重要。
　　12月8日消息，最新一届IEEE国际电子器件会议IEDM 2024上，Intel代工展示了四大半导体制程工艺突破，涵盖新材料、异构封装、全环绕栅极(GAA)等领域。
 
　　目前，Intel正在持续推进四年五个工艺节点的计划，计划到2030年在单个芯片上封装1万亿个晶体管，因此先进的晶体管技术、缩微技术、互连技术、封装技术都至关重要。
 
　　Intel代工此番公布的四大突破包括：
 
　　1、减成法钌互连技术
 
　　该技术采用了钌这种替代性的新型金属化材料，同时利用薄膜电阻率（thin film resistivity）、空气间隙（airgap），Intel代工在互连微缩方面实现了重大进步，具备可行性，可投入量产，而且具备成本效益。
 
　　引入空气间隙后，不再需要通孔周围昂贵的光刻空气间隙区域，也可以避免使用选择性蚀刻的自对准通孔(self-aligned via)。
 
　　在间距小于或等于25纳米时，采用减成法钌互连技术实现的空气间隙，可以使线间电容最高降低25%，从而替代铜镶嵌工艺的优势。
 
　　该技术有望在Intel代工的未来制程节点中得以应用。
 
　　2、选择性层转移（SLT）
 
　　一种异构集成解决方案，能够以更高的灵活性集成超薄芯粒(chiplet)，对比传统的芯片到晶圆键合(chip-to-wafer bonding)技术，能大大缩小芯片尺寸，提高纵横比，尤其是可以芯片封装中将吞吐量提升高达100倍，进而实现超快速的芯片间封装。
 
　　这项技术还带来了更高的功能密度，再结合混合键合(hybrid bonding)或融合键合(fusion bonding)工艺，封装来自不同晶圆的芯粒。
 
　　3、硅基RibbonFET CMOS晶体管
 
　　为了进一步缩小RibbonFET GAA晶体管，Intel代工展示了栅极长度为6纳米的硅基RibbonFET CMOS晶体管。
 
　　它在大幅缩短栅极长度、减少沟道厚度的同时，对短沟道效应的抑制和性能也达到了业界领先水平。
 
　　它为进一步缩短栅极长度铺平了道路，而这正是摩尔定律的关键基石之一。
 
　　4、用于微缩的2D GAA晶体管的栅氧化层
 
　　为了在CFET(互补场效应晶体管)之外进一步加速GAA技术创新，Intel代工展示了在2D GAA NMOS(N 型金属氧化物半导体)和PMOS(P 型金属氧化物半导体)晶体管制造方面的研究。
 
　　该技术侧重于栅氧化层模块的研发，将晶体管的栅极长度缩小到了30纳米。
 
　　同时，2D TMD(过渡金属二硫化物)研究也取得了新进展，未来有望在先进晶体管工艺中替代硅。
 
　　此外值得一提的是，Intel代工还在300毫米GaN(氮化镓)方面持续推进开拓性的研究。
 
　　Intel代工在300毫米GaN-on-TRSOI(富陷阱绝缘体上硅)衬底上，制造了业界领先的高性能微缩增强型GaN MOSHEMT（金属氧化物半导体高电子迁移率晶体管），可以减少信号损失，提高信号线性度和基于衬底背部处理的先进集成方案。

上一篇：鄂尔多斯集团可持续消费实践获2024“金钥匙·贡献SDG的杰出解决方案”

下一篇：《全国工业领域电力需求侧管理典型案例（2024年）》拟入选名单公示

版权与免责声明：凡本网注明“来源：兴旺宝”的所有作品，均为浙江兴旺宝明通网络有限公司-兴旺宝合法拥有版 权或有权使用的作品，未经本网授权不得转载、摘编或利用其它方式使用上述作品。已经本网授权使用作品的，应在授权范围内使用，并注明“来源：兴旺宝”。违反上述声明者，本网将追究其相关法律责任。 本网转载并注明自其它来源（非兴旺宝）的作品，目的在于传递更多信息，并不代表本网赞同其观点或和对其真实性负责，不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时，必须保留本网注明的作品第一来源，并自负版权等法律责任。 如涉及作品内容、版权等问题，请在作品发表之日起一周内与本网联系，否则视为放弃相关权利。

展开全部
热门评论
相关新闻