泰克BSX125误码测试仪

主要性能指标

• 高达 32 Gb/s 的码型发生和误码分析功能
• 选配内置 4 阶发射机均衡功能，支持交互式链路训练
• 面向协议和面向位的多链码型定序技术，增强型码型/序列编辑器
• 激励响应反馈，用户自定义检测器码型匹配
• 已获专li的误码定位分析技术（Error Location Analysis™ ），超越BER测量，分析关联度和确定性错误码型，深入了解误码根源
• 选配前向纠错分析技术，根据测得误码位置码型仿真FEC后误码率
• 集成眼图和 BER 关联功能，包括模板测试、抖动峰值、BER轮廓
• 选配抖动分离及定位 (Jitter Map) 系统，提供丰富的抖动解析 – 支持长码型（如 PRBS-31）

主要特点

• 为接收机压力测试、调试和*性测试提供单一解决方案
• 测试第三代和第四代标准，包括 PCIe、SAS 和 USB3.1 及各种自主开发的标准
• 超过 16 Gb/s 的 DUT 握手功能，满足环回发起和自适应链路训练的接收机测试要求，支持 PCIe 等主要标准
• 协议识别码型发生和误码检测，支持灵活的激励响应编程能力，调试握手问题。
• 前向纠错(FEC)仿真选项，可以测量纠错前和纠错后BER，支持常用的Reed-Solomon FEC代码。
• 为各种主要标准提供了校准和测试自动化软件

应用

• 设计验证，包括信号完整性、抖动和时序分析
• 测试高速串行系统、复杂设计的性能
• 设计/验证高速 I/O 组件和系统，包括 DUT 握手
• 信号完整性分析 – 模板测试、峰值抖动、BER轮廓、抖动分离及定位（Jitter Map)和前向纠错仿真

泰克BSX125误码测试仪

码型发生器技术规格

除另行说明外，所有技术规格均受保证。除另外说明外，所有技术规格均适用于所有型号。

除另行指明外，上升时间测量的是从 20% 上升到 80% 的时间。这些技术规格都是预热 20 分钟后有效。技术规格如有变更，恕不另行通告。

数据输出

数据速率范围

BSX125

0.6 ~ 12.5 Gb/s

BSX240

1 ~ 24 Gb/s

BSX320

1 ~ 32 Gb/s

格式

NRZ

极性

正常或反相

可变交叉点电平范围

30 ~ 70%

码型

硬件码型

工业标准的 PRBS 码型。2ⁿ-1，n=7,11,15,20,23,31

RAM 码型

128 位 ~512 Mbits，支持 128 个码型排序器状态

码型数据库

种类齐全，包括基于 K28.5 或 CJTPAT 码型的 SONET/SDH, 光纤通道码型；2ⁿ码型，n=3,4,5,6,7,9；2ⁿ 标记密度码型，n=7,9,23；等等

码型排序器

间接接入码型内存

模式

位模式 – 没有应用协议处理

协议识别模式 – 对支持的协议应用协议处理

排序器状态

多 128 种码型排序器状态

环路等级

两级（每个环路多 1M 迭代）

码型段长度

低 128 位，单个比特粒度直到大内存容量。

协议模式

以协议块单位运行：

对 PCIe Gen3/Gen4，单个128b/130b 时钟

对 USB 3.1 SSP，单个 128b/132b 时钟

对 8b/10b，1 ~16 个 8b/10b 符号

协议处理

协议识别模式处理包括：

将符号封装到协议块中

符号编码 (8b/10b)

数据加扰（所有协议）

DC 均衡（PCIe Gen3/4、USB 3.1 SSP）

误码插入

长度

1, 2,4,8,16,32,64位长度突发序列

频率

单个或者重复

数据输出幅度和偏置

配置

差分输出，可以为端子、幅度、偏置单独设置输出对的每一侧

接口

DC耦合，50 Ω反向端接，3.5 mm连接器。可以选择校准至75 Ω，其他阻抗通过小键盘输入。用户可更换Planar Crown®适配器，可以变成其他连接器类型。

预设逻辑家族

LVPECL, LVDS, CML, ECL, SCFL

端接

可调：-2V到3V 预设：+1.5, +1.3, +1, 0, –2 V, AC 耦合

允许的幅度、端接和偏置

参见下面几个图

大摆幅

允许的幅度摆幅在0.050 - 1.8 V之间；应落在下图阴影区域内部。例如，SCFL使用0 V端接，在大约0 V和–0.9 V之间运行。如图中虚线箭头所示，它落在工作范围内。

允许的幅度和偏置

数据输出去加重（选项TXEQ）

数据均衡类型

4阶FIR

配置为1个预置光标, 2个后置光标

数据均衡阶范围

注：所有光标的和不能超过输出幅度指标。

预置光标1

±12 dB

后置光标1

±20 dB

后置光标2

±12 dB

数据均衡阶签名

±1；所有阶使用独立阶签名。

数据均衡阶分辨率

0.1 dB

数据均衡阶精度

±1 dB

时钟输出

频率范围

大时钟输出频率为位速率的半速率 ≥11.2 Gb/s。

BSX125

0.6 ~ 11.2 GHz

BSX240

1 ~ 12 GHz

BSX320

1 ~ 16 GHz

相位噪声

< –90 dBc/Hz @ 10 kHz偏置(典型值)

时钟输出除数

仅选项STR (参见下面的时钟路径细节。)

时钟输出幅度和偏置

配置

差分输出，可以为端子、幅度、偏置单独设置输出对的每一侧

接口

DC耦合，50 Ω反向端接，3.5 mm连接器。可以选择校准至75 Ω，其他阻抗通过小键盘输入。用户可更换Planar Crown®适配器，可以变成其他连接器类型。

预设逻辑家族

LVPECL, LVDS, CML, ECL, SCFL

端接

可调：-2V到2V 预设：+1.5, +1.3, +1, 0, –2 V, AC 耦合

允许的幅度、端接和偏置

参见下面几个图

大摆幅

允许的幅度摆幅在 0.25 - 2.0 V 之间；应落在下图阴影区域内部。例如，SCFL 使用 0 V 端接，在大约 0 V 和 –0.9 V 之间运行。如图中虚线箭头所示，它落在工作范围内。

允许的幅度和偏置

数据/时钟波形性能

上升时间

25 ps max, 23 ps典型值(10-90%), 1 V幅度, 8.0 Gb/s速率

抖动

BSX125, BSX240

<500 fs RMS随机抖动 (@10.3125 Gb/s), 典型值

BSX320

≤8 ps_p-p TJ (@28.05 Gb/s), 典型值

≤300 fs RMS 随机抖动 (@28.05 Gb/s), 典型值

时钟/数据延迟

范围

以下情况全部大于 1 比特周期

≤1.1GHz

30ns

>1.1GHz

3ns

分辨率

100 fs

自校准

在时间测量时，当温度或者比特率改变，*进行仪器自校准。校准过程小于 10 秒。

前面板码型发生器连接

允许使用外部时钟信号源同步 BERTScope。带有压力测试选件的模块可以对输入的时钟增加损伤，包括当外部输入时钟信号有超过 5000ppm 的 SSC 的情况。

频率范围

BSX125

0.6 ~ 12.5 GHz

BSX240

1 ~ 24 GHz

BSX320

1 ~ 32 GHz

标称功率

0 dBm

大功率

2.0 V_p-p（+10dBm）

回波损耗

优于-6dB

接口

50 欧姆 SMA 母头，DC 耦合，可选端接电压

高频抖动（仅在STR选项中有效）

两个抖动输入端中的一个。可以插入所需的 SJ、RJ 和 BUJ。

频率范围

DC到1.0 GHz

抖动幅度范围

大 0.5UI

输入电压范围

额定电压0~2V_p-p（+10 dBm）大非损伤电压

6.3V_p-p（+20dBm）

数据率范围

BSX125

1.5 ~ 12.5 Gb/s

BSX240

1.5 ~ 24 Gb/s

BSX320

1.5 ~ 32 Gb/s

接口

SMA 母头，50 欧姆，DC 耦合到 0V

子速率时钟输出

BERTScope标配型号输出4倍分频时钟。BERTScope STR选项提供有额外性能。

主时钟输出的多速率和子速率分频比（带选件 STR 时）

¹数据速率小于 11.2Gb/s 时，子速率时钟连接器也输出全速率带压力时钟；数据速率 ≥11.2 Gb/s 时，输出半速率带压力时钟。

幅度范围

额定电压 0.6 V_p-p，偏置 0 V

跳变时间

<500 ps

接口

SMA 母头，50 欧姆，DC 耦合到 0V

触发输出

提供了脉冲触发输出到外部仪器。有两种模式：

• 时钟分频模式：每256个时钟速率输出一个脉冲
• 码型模型：PRBS码型中可编程脉冲输出位置，或者固定脉冲输出位置（RAM码型）

此模块被选用安装后，就可进行压力调制。

小脉冲宽度

128 个时钟周期（Mode1）

512 个时钟周期（Mode2）

跳变时间

<500 ps

抖动（p-p，数据到触发）

<10 ps，典型值

输出电压

CML；>300 mV_p-p，以 -250mV 为中心

接口

50 欧姆 SMA 母头

正弦干扰输出

SINE INTERFERENCE OUT + 和 - 输出提供混合正弦曲线信号，用来创建电平干扰。提供了两条内部干扰通道，可以选择每条通道的两个前面板输出为同相输出或失相输出。可以使用选配的 BSXCOMB 套件与 BSX 数据输出在外部组合信号，提供共模 (CM) 和差模 (DM) 干扰。

频率范围

2 MHz ~ 6000 MHz

幅度¹

SINE INTERFERENCE OUT +

0 ~2000 mV（通道 1 和通道 2 幅度的总和）

SINE INTERFERENCE OUT -

0 ~2000 mV（通道 1 和通道 2 幅度的总和）

¹在与外部组合器 BSXCOMB 一起使用时，增加的干扰为总幅度除以 5。

模式选择

通道 1 

同相、失相、单端（仅对 SINE INTERFERENCE OUT + 有效）

通道 2 

同相、失相、单端（仅对 SINE INTERFERENCE OUT - 有效）

接口

50 Ω 差分，SMA 母头（DC 耦合至 0 V）

后面板码型发生器接口

用于多台仪器同时发送码型时使用。

逻辑电平

LVTTL（<0.5V 低，>2.5V 高）

门限电平

+1.2V，典型值

大非损伤输入电压范围

-0.5V~5V

小脉冲宽度

128连续时钟周期

大重复速率

512个连续的时钟周期

接口

SMA母头，>1K欧姆阻抗，端接到0V

页面选择输入（排序器推进）

可以通过外部控制码型排序器状态推进。软件控制使用上升沿或下降沿触发。

逻辑电平

LVTTL（<0.5V 低，>2.5V 高）

门限电平

+1.2V，典型值

大非损伤输入电压范围

-0.5V~5V

小脉冲宽度

一个码型长度

接口

SMA母头，>1K欧姆阻抗，端接到0V

低频抖动输出（* STR 选件）

LF JIT IN 输入允许使用外部低频抖动源调制压力码型发生器输出。

频率范围

DC 到 100 MHz

抖动幅度范围

大1.1ns，可以和其他内部低频调制一起使用

输入电压范围

额定电压0~2V_p-p（+10dBm）

大非损伤电压 6.3 V_p-p（+20dBm）

数据率范围

BSX125

大 12.5 Gb/s

BSX240

大 24 Gb/s

BSX320

大 32 Gb/s

接口

SMA 母头，50 欧姆，DC 耦合到 0V

低频正弦抖动输出（仅对 STR 选件有效）

LF SIN OUT 允许两台 BERTScope 的 SJ 定相输出，一个同相、另一个反相。

频率范围

通过用户界面设定SJ

幅度

2 V_p-p，偏置 0 V

接口

SMA 母头，50 欧姆，AC 耦合

参考输入

把BERTScope锁定到来自另一台设备的外部仪器参考时钟。

频率

时钟合成器模式

10 MHz、100 MHz、106.25 MHz、133.33 MHz、156.25 MHz、166.67 MHz 或 200 MHz

参考时钟倍频器模式

10 MHz ~ 200 MHz

幅度

0.325Vpp~1.25V_p-p（-6~+6dBm）

接口

SMA 母头，50 欧姆，AC 耦合

参考输出

为其它仪器提供频率参考源输出

配置

差分

频率

10 MHz, 100 MHz, 106.25 MHz, 133.33 MHz, 156.25 MHz, 166.67 MHz或200 MHz

幅度

每输出端口额定输出1V_p-p（+4dBm），（差分2V_p-p）

接口

SMA 母头，50 欧姆，AC 耦合

码型发生器时钟路径

BSX 系列时钟路径细节

具有应力能力的模型的时钟路径的功能框图。

**对于相应型号，压力可以增加到外部时钟。工作速率1.5G~11.2Gb/s。外部时钟的占空比必须是50%±2%。

当时钟速率≥11.2Gb/s时，BSX系列BERTScope使用内部双倍数据率（DDR）构架。当以11.2 Gb / s 或更高的数据速率运行时，时钟输出将为数据速率的1/2。外部时钟可为全速或半速率。当选择全速率时，并且输入时钟频率大于等于11.2GHz时，码型发生器将工作在DDR模式。

这些分频比仅应用在内部时钟情况。如果选择半速率，或者选择全速率且时钟速率 ≥11.2 GHz 时，外部时钟将以 1/2 速率输出。

对于主时钟输出，BSX125 的低数据速率是 600Mb/s，BSX240 和 BSX320 是 1 Gb/s。当工作的分频速率低于的低数据速率时，输出未经过校准。

参考时钟倍频器

参考时钟倍频器 (RCM) 为相位锁定环 (PLL)，频率会乘以在后面板上输入 REF IN 输入的信号生成发生器时钟。为获得+性能，建议输入参考为接近 REF IN 大值并具有快速转换速率和幅度的低抖动信号。

支持的标准

下表列出了每个支持标准的参数，包括选择该标准时 RCM 的典型带宽和峰值。

¹MIPI M-PHY 19.2 和 26 MHz 参考的 REFIN 应为 50% 占空比。

²图中显示的是 BSX320 的数据速率。BSX125 范围为 0.6 ~ 12.5 Gb/s；BSX240 范围为 1 ~ 24 Gb/s。

SSC 容限

当选择通用以外的其他任何标准时，参考时钟倍频器可用于容忍 REF IN 输入上存在的扩频时钟 (SSC)。SSC 可以为向上扩展、中心扩展或向下扩展。对于 20 ~ 40 kHz 之间的 SSC 频率，RCM 一般可以容忍的 SSC 的大数量显示在下图中。

压力功能

工作位速率

SJ幅度取决于位速率和调制频率。

BSX125

1.5 Gb/s ~ 12.5 Gb/s

BSX240

1.5 Gb/s ~ 24.0 Gb/s

BSX320

1.5 Gb/s ~ 32.0 Gb/s

小调制频率

1 kHz

大调制频率

100 MHz

调制频率分辨率

100 Hz

大调制幅度

1100 ps 范围

1100 ps < 22.4 Gb/s，SJ 频率 ≤ 1 MHz

900 ps ≤ 22.4 Gb/s，SJ 频率 = 10 MHz

400 ps ≤ 22.4 Gb/s，SJ 频率 = 40 MHz

100 ps ≤ 22.4 Gb/s，SJ 频率 = 100 MHz

270 ps 范围¹

270 ps ≥ 10 和 ≤ 28.5 Gb/s，SJ 频率≤ 40 MHz

260 ps ≥ 10 和 ≤ 28.5 Gb/s，SJ 频率> 40 MHz，≤ 80 MHz

250 ps ≥ 10 和 < 28.5 Gb/s，SJ 频率 > 80 MHz，≤ 100 MHz

130 ps 范围

130 ps ≥ 10 和 ≤ 32 Gb/s，SJ 频率 ≤ 100 MHz

¹启用 HFSJ、BUJ、EXT HF 抖动或 RJ 时，270 ps 调制器的范围会减少 50 ps。

有界非相关性抖动 (BUJ)

工作位速率

BSX125

1.5 Gb/s ~ 12.5 Gb/s

BSX240

1.5 Gb/s ~ 24.0 Gb/s

BSX320

1.5 Gb/s ~ 32.0 Gb/s

小调制频率

100 MHz

大调制频率

2000 MHz

调制频率分辨率

100 kHz

大调制幅度

0.5 UI

EXT HF 抖动、BUJ、HFSJ 和 RJ 之和必须小于 0.5 UI

调制码型

PN7

码型滤波器

随机抖动 (RJ)

工作位速率

BSX125

1.5 Gb/s ~ 12.5 Gb/s

BSX240

1.5 Gb/s ~ 24.0 Gb/s

BSX320

1.5 Gb/s ~ 32.0 Gb/s

小调制频谱

10 MHz标准模式

1.5 MHz PCIe2模式

大调制频谱

1000 MHz标准模式

100 MHz PCIe2 模式

大调制幅度

0.5 UI

EXT HF 抖动、BUJ 和 RJ 之和必须小于 0.5 UI。

波峰因数

16

高频SJ (HFSJ)

工作位速率

BSX125

1.5 Gb/s ~ 12.5 Gb/s

BSX240

1.5 Gb/s ~ 24.0 Gb/s

BSX320

1.5 Gb/s ~ 32.0 Gb/s

小调制频率

100 MHz

大调制频率

1000 MHz

大调制幅度

0.5 UI

EXT HF抖动、BUJ、HFSI和RJ之和必须小于0.5 UI

扩频时钟和相位调制

调制合成器时钟输出 – 调制影响主时钟输出和子速率时钟输出(与选择的子速率数据状态无关)、数据输出和触发输出

模式

SSC, 相位调制(正弦曲线)

数据速率范围

整个BERTScope范围

SSC 波形

三角形波或正弦波

SSC 频率范围

20 kHz ~ 40 kHz

SSC 调制范围

16,666 ppm @ 6 Gb/s 和 12 Gb/s

12,500 ppm @ 8 Gb/s 和 16 Gb/s

范围与数据速率关系参见大 SSC 调制图

SSC 调制分辨率

1 ppm

SSC 调制类型

下扩, 中心扩频, 上扩

PM 频率范围

10 Hz ~ 4 MHz

PM 频率分辨率

1 Hz

PM调制范围 – 适用于10 Hz ~ 2.5 kHz调制频率

SSC 和 PM 综合限制

参见下图，参考上表中指明的大 SSC 和 PM 限制。

F/2 抖动生成选线（F2 选项，还需要 STR 选项）

在 2 路及 2 路以上数据速率较低的数据流中，会有 F/2 或子速率抖动。这种抖动是由于复用时钟的不对成型导致，所有偶数比特脉冲宽度和奇数比特宽度不*。不像传统的DCD，F/2抖动时和比特的逻辑状态时独立的。F/2 抖动是*性测试标准（如 802.3ap（10G 背板以太网））中所强调的测试项目。

支持的数据率

8.0 和10.3125 Gb/s

调制范围

0~5.0% UI

扩展压力产生

该选项增加了PCIe 2.0标准要求的Rx端*性测试时需要的抖动类型，BERTScope内部产生

时钟频率范围

gao 22.4 Gb/s

LFRJ 调制范围

0 ~ 1.1 ns ¹

¹使用 1100 ps 调制器时将应用限制。如果选择不同的调制器则范围会减小。

LFRJ 频率范围

带限10KHz~1.5MHz，按照PCIE Gen2规范滚降

rSSC 调制范围

0 ~ 368 ps¹5 Gb/s 时

¹可以和其他的低频调制组合在一起使用。

rSSC 频率范围

1~35 kHz

可以选择的带宽

扩展压力选项还在正常宽带RJ发生器中增加了可以选择的带宽限制。

RJ频率，正常模式

带限10MHz~1GHz

RJ 频率，PCIE模式

带限1.5~100MHz，按照PCIE 2.0规范滚降

误码检测器技术数据

配置

单端

频率范围

BSX125

0.6 ~ 12.5 Gb/s

BSX240

1 ~ 24 Gb/s

BSX320

1 ~ 32 Gb/s¹

¹从 26 Gb/s 到 32 Gb/s，输入检测器以半速运行（使用偶数位或奇数位）

数据和时钟接口

连接器

3.5 mm

阻抗

50欧姆

阈值电压

–2 到 +3.5V

门限预设

LVPECL, LVDS, LVTTL, CML, ECL, SCFL

端接

可变, –2 ~ +3 V

预置: +1.5, +1.3, +1, 0, –2 V, AC耦合

大非损伤输入

–3 V_peak,+4V_peak，任何连接器情况下

检测器时钟数据延迟

范围

以下情况全部大于 1 比特周期

≤1.1GHz

30ns

>1.1GHz

3ns

分辨率

100 fs

自校准

支持 - 在时间测量时，当温度或者比特率改变时，*进行仪器自校准。校准过程小于 10 秒。

数据输入

数据速率范围

BSX125

0.5 ~ 12.5 Gb/s

BSX240

1 ~ 24 Gb/s

BSX320

1 ~ 32 Gb/s

配置

差分

格式

NRZ

极性

正常或反相

门限电平对准

自动设置到差分信号交叉点

灵敏度

单端

100 mV_p-p，典型值

差分

50 mV_p-p，典型值

大输入信号摆幅

2 V_p-p

内部跳变时间

16ps（10%-90%），单端（等效20GHz检测器带宽）。在信号输入端测量得到，ECL电平

硬件码型

工业标准的PRBS码型。2ⁿ-1，n=7,11,15,20,23,31

RAM 码型

用户定义

128 位 ~ 512 Mb，1 位步进

码型数据库

种类齐全，包括基于K28.5或CJTPAT码型的SONET/SDH, 光纤通道码型；2ⁿ码型，n=3,4,5,6,7,9；2ⁿ标记密度码型，n=7,9,23；等等

RAM 码型捕获

捕获输入数据，多存储512Mb。编辑所捕获的数据，送到码型发生器或者误码检测器，或向二者同时发送

RAM 码型捕获模式

长度捕获

选择捕获长度时捕获到检波器码型内存。

触发捕获

当后面板的“检测启动”置高时开始捕获，直到存储满或“检测启动”变低时停止

触发捕获固定长度

当后面板的“检测启动”置高时开始捕获，直到所设定存储器长度满时停止

检测器码型匹配

选配用户自定义检测器码型匹配，用来推进码型发生器排序器状态，创建基于事件的触发。用户可以通过激励响应反馈（协议握手）创建自己的链路状态遍历

模式

面向位的排序器模式 – 没有应用协议处理

协议识别排序器模式 – 对支持的协议应用协议处理

位模式

提供了 4 种通用码型匹配。在输入数据流中查找长 128 位的任意码型，并提供位掩码

协议识别排序器模式

在检测器中为基于协议的码型匹配提供了 16 个码型匹配要素

PCIe Gen3/4 和 USB 3.1 SSP：可以匹配整个解码的码组净荷，支持位/字节掩码

8b/10b：可以匹配码组/符号解码及掩码后多 16 个 8 位符号

同步 - 自动重新同步

在 128 比特字中，用户可每个字中出现1个或多个误码时尝试重新同步

Bertscope突发码流分析时序-BERTScope字的长度是128个比特。上图以PRBS payload举例。直到128比特的边界字发生，才开始比特的计数。这意味着在消隐脉冲跳变后的127比特将被忽略。对于PRBS，典型的同步需要5个字，或640个比特。同样，当消隐脉冲再次跳变后，将继续对多127个位进行比特测量。RAM码型的同步是将将会更长。

手动同步

手动发起重新同步命令

码型匹配同步

Grab 'n' Go

误码检测器捕获长度信号，并和下一次采集的数据进行比较（快速的方法，但可能漏失逻辑错误）

Shift-to-Sync

误码检测器比较采集的数据和RAM中的数据。通过一个bit的位移没有发现匹配的话，则再次比较（比较速度较慢，但是精度gao）

误码检测器基本测量项目

BER, 字节接收, Re-syncs, 被测码型发生器和误码控制器时钟频率

前面板误码检测器连接端口

用于循环回路光线试验，或者当链路处在训练过程中。在该输入为有效时可忽略误码。字节数、误码数和BER都不进行计数。当重新计数开始时，将不会发生再同步。

逻辑电平

LVTTL（<0.5V 低，>2.5V 高）

门限电平

+1.2V

小脉冲宽度

128 时钟周期

大重复速率

512个连续的时钟周期

接口

SMA 母头，>1 kΩ 阻抗，端接到 0V

误码输出

当误码检测到后输出一个脉冲。当进行长时间观测时，用以触发警报等。

小脉冲宽度

128 时钟周期

跳变时间

<500 ps

输出幅度

额定值：1000mV，0V（低）到1V（高）

接口

SMA 母头

触发输出

提供了脉冲触发输出到外部仪器。有两种模式：

时钟分频模式：每256个时钟速率输出一个脉冲

码型模型：PRBS码型中可编程脉冲输出位置，或者固定脉冲输出位置（RAM码型）

小脉冲宽度

128 个时钟周期（Mode1）

512 个时钟周期（Mode2）

跳变时间

<500 ps

跳变时间

>300mVpp，偏置650mV

接口

50 欧姆 SMA 母头

误码检测器后面板连接器

用于触发采集、检测开始。高电平有效。

幅度

LVTTL（<0.5V 低，>2.5V 高）

门限电平

+1.2V

小脉冲宽度

128连续时钟周期

大重复速率

512个连续的时钟周期

接口

SMA母头，>1K欧姆阻抗，端接到0V

误码相关标记输入

允许外部输入信号在误码数据集中提供时间标记。

逻辑电平

LVTTL（<0.5V 低，>2.5V 高）

门限电平

+1.2V

小脉冲宽度

128 时钟周期

大重复速率

512个连续的时钟周期

大频率

建议 <4000 标记/秒

接口

SMA 母头，>1 kΩ 阻抗，端接到 0V

整体技术数据

除另行说明外，所有技术规格均受保证。除另行指明外，所有技术数据适用于所有型号。

计算机相关配置

显示

TFT 触摸屏，VGA 640X480

触摸屏

模拟电阻式

处理器

Core2Duo 或更好

硬盘

128 GB 或更高

DRAM

2 GB 或更高

操作系统

Windows 7专业版

远程控制接口

IEEE-488 (GPIB) 或TCP/IP

支持的接口

VGA显示接口

USB 2.0（6个，二前四后）

100BASE-T以太网

IEEE-488（GPIB）

RS232串口

物理特点

高度

220毫米（8.75英寸）

宽度

394毫米（15.5英寸）

厚度

520毫米（20.375英寸）

重量

*仪器

25 公斤(55 磅)

毛重

34.5 公斤(76 磅)

电源

460 W

供电电压

100~240 VAC(±10%), 50~60Hz

环境特点

预热时间

20分钟

工作温度范围

10°C ~35°C（50°F~95°F）

工作湿度

无水汽凝结 ，35°C（95°F）, 15 - 65%

认证

LVD 低压指令